DIALOG(R)File 352:DERWENT WPI

(c) 2000 Derwent Info Ltd. All rts. reserv.

009379232 \*\*Image available\*\*

WPI Acc No: 93-072710/199309

Related WPI Acc No: 93-072407; 93-283814; 97-412903

XRAM Acc No: C98-167098 XRPX Acc No: N98-435001

Insulated gate field effect semiconductor device - free from leakage of

reverse current from the drain to the source

Patent Assignee: SEMICONDUCTOR ENERGY LAB (SEME )

Inventor: TAKEMURA Y; YAMAZAKI S

Number of Countries: 002 Number of Patents: 002

Patent Family:

 Patent No
 Kind
 Date
 Applicat No Kind
 Date
 Main IPC
 Week

 JP 5021801
 A
 19930129 JP 9119538
 A
 19910119 H01L-029/784
 199309 B

 US 5821563
 A
 19981013 US 91813071
 A
 19911226 H01L-029/76
 199848

US 94213837 A 19940316 T

Priority Applications (No Type Date): JP 90418365 A 19901225; JP 90418364 A 19901225; JP 9120508 A 19910121; JP 9150792 A 19910222

Patent Details:

Patent Kind Lan Pg Filing Notes A

Application Patent

JP 5021801 A 18

US 5821563 A 40 Cont of

US 91813071

Abstract (Basic): JP 5021801 A Dwg.11/17 US 5821563 A

An insulated gate field effect semiconductor device comprises semiconductor source and drain regions provided in a semiconductor layer with a channel region therebetween. A gate electrode is provided adjacent to the channel region, and a gate insulating layer is interposed between the gate electrode and the channel region. A groove is provided in a surface portion of the semiconductor layer which extends below the interface between the gate insulating layer and the gate electrode. A region doped with one or more elements selected from carbon, nitrogen, and oxygen at a concn. >1x1019 atoms cm-3 is provided in the semiconductor layer adjacent to the groove in the vicinity of a boundary region between the channel region and one of the source and drain region.

Also claimed is an electro-optical device including an insulated gate field effect semiconductor device for driving a pixel of the electro-optical device.

USE - Insulated gate field effect semiconductor device for use in switching devices, integrated circuits and display devices such as liquid crystal displays.

ADVANTAGE - Free from the problems of reverse leakage between the source and the drain, and of throw leakage which occurs even at a voltage below the threshold ascribed to the low voltage resistance between the source and the drain. Dwg. 1/26

Title Terms: INSULATE; GATE; FIELD; EFFECT; SEMICONDUCTOR; DEVICE; FREE;

LEAK; REVERSE; CURRENT; DRAIN; SOURCE

Derwent Class: L03; U11; U12; U14

International Patent Class (Main): H01L-029/76; H01L-029/784

File Segment: CPI; EPI

DIALOG(R)File 347:JAPIO

(c) 2000 JPO & JAPIO. All rts. reserv.

04030101 \*\*Image available\*\*

SEMICONDUCTOR DEVICE PUB. NO.: 05-021801 [...

05-021801 [JP 5021801 A]

PUBLISHED:

January 29, 1993 (19930129)

INVENTOR(s): YAMAZAKI SHUNPEI

APPLICANT(s): SEMICONDUCTOR ENERGY LAB CO LTD [470730] (A Japanese

Company or Corporation), JP (Japan)

APPL. NO.:

03-019538 [JP 9119538]

FILED:

January 19, 1991 (19910119)

INTL CLASS:

[5] H01L-029/784

JAPIO CLASS: 42.2 (ELECTRONICS -- Solid State Components)

JAPIO KEYWORD:R011 (LIQUID CRYSTALS); R096 (ELECTRONIC MATERIALS - Glass Conductors); R097 (ELECTRONIC MATERIALS -- Metal Oxide Semiconductors,

MOS)

JOURNAL:

Section: E, Section No. 1377, Vol. 17, No. 295, Pg. 44, June 07, 1993

(19930607)

#### **ABSTRACT**

PURPOSE: To provide an insulated gate type field effect transistor excellent in reliability and electric property.

CONSTITUTION: This is an insulated gate type field effect transistor provided on a substrate, and is a semiconductor device where regions A and B, to which at least one kind of elements among carbon, nitrogen, and oxygen are added, are provided between a source 5' and a semiconductor film 7' positioned below a gate electrode 4, and between a drain electrode 6' and said semiconductor film 7'.

(19)日本国特許庁 (JP)

# (12)公開特許公報 (A)

(11)特許出願公開番号

## 特開平5-21801

(43)公開日 平成5年(1993)1月29日

(51) lat. C1. 3

識別記号 庁内整理番号 FI

技術表示箇所

HOIL 29/784

9056-4M

HOIL 29/78

311 5

審査請求 有 請求項の数3 (全18頁)

(21)出顧番号

特願平3-19538

(22)出額日

平成3年(1991)1月19日

(31) 優先權主張番号 特願平2-418365

(32)優先日

平2 (1990) 12月25日

(33)優先権主張国 日本 (JP)

(71)出願人 000153878

株式会社半導体エネルギー研究所

神奈川県摩木市長谷398番地

(72)発明者 山崎 舜平

神奈川県厚木市長谷398番地 株式会社


半導体エネルギー研究所内

## (54) 【発明の名称】半導体装置

### (57)【要約】

【目的】 本発明は、信頼性、電気的特性に優れた絶縁 ゲイト型電界効果トランジスタを提供することを特徴と する.

【構成】 基板上に設けられた絶縁ゲイト型電界効果ト ランジスタであり、ソース5′とゲイト電極4の下にあ る半導体膜 7 との間、そしてドレイン 6 とゲイト電 極4の下にある半導体膜7°との間に炭素、窒素、酸素 の内すくなくとも一種類の元素が添加された領域イン。 ロ゛が設けられている半導体装置。



1 .

(2)

特開平5-21801

#### 【特許請求の範囲】

【請求項1】 絶縁ゲイト型電界効果トランジスタにおいて、ソース領域とゲート電極下の半導体膜との境界付近、ドレイン領域とゲート電極下の半導体膜との境界付近の少なくともどちらか一方に炭素、窒素、酸素の内少なくとも一種類の元素が添加された領域が設けられていることを特徴とする半導体装置。

【請求項2】請求項1において、ソース領域、ドレイン領域、半導体膜を形成する半導体は、珪素を主成分するものであって、炭素、窒素、酸素の内少なくとも一種類 10の元素が添加された領域とは、炭化珪素、窒化珪素、酸化珪素が添加された領域であることを特徴とする半導体装置。

【請求項3】請求項2において、炭化珪素とは、 $Si_1$  C  $i_1$  (0  $\leq$  X < 1) 、 窒化珪素とは $Si_1$  N  $i_2$  (0  $\leq$  X < 4) 、酸化珪素とは $Si_3$   $i_4$  (0  $\leq$  X < 2) であることを特徴とする半導体装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、スイッチンング素子、 集積回路、液晶等の表示装置に用いられる絶縁ゲイト型 電界効果トランジスタに関するものである。

[0002]

【従来の技術】従来、絶縁ゲイト電界効果トランジスタとしては、どのような形式のものであってもソース領域、チャネル領域、ドレイン領域を構成する半導体部分から構成されていた。そして、ソース領域とチャネル領域を構成する半導体と、ドレイン領域とチャネル領域を構成する半導体とは直接接しているのが普通であった。

【0003】しかしながら従来のソース領域とチャネル 30 領域、ドレイン領域とチャネル領域とが接している形式 の絶縁ゲイト型電界効果トランジスタでは、ドレイン領域からソース領域への逆方向リークの問題、ドレイン耐圧の低さの問題がある。

【0004】ドレイン領域からソース領域への逆方向リークの問題とは、図2に示すように本来(A)のような曲線でなければならないゲイト電圧(V。)ードレイン電流(I。)の関係が現実にはドレイン領域からソース領域への逆方向リークのために(B)に示すような曲線になってしまう問題である。

【0005】この現象は本来チャネルの形成されるはずのないゲート電圧条件下、すなわちしきい値電圧

(V.,) 以下の条件のもとでもソース、ドレイン間の電圧をある程度上げるとドレイン電流が急激に増加する現象 (パンチスルー電流) が起こるからである。

【0006】この現象は、ドレイン接合における逆バイアス電圧による影響がソース接合にまで及ぶことによって生じるものと説明される。このパンチスルー電流はチャネル表面よりかなり深い通路に沿ってソース、ドレイン間を流れている。従って、この通路に沿って不純物過 50

度を高くし、抵抗を上げてやればパンチスルー電流を防止することができる。

【0007】また、ドレイン耐圧の低さは、やはりしきい値電圧以下の条件のもとで、本来図3(A)に示されるようなシャープな特性を示さなければならないドレイン電流(I。)とドレイン電圧(V。)の関係が図3(B)に示されるようななだらかな曲線を描いてしまう特性になってしまう原因となる。この原因も前述したパンチスルー電流の発生に起因するものである。

(0008) 前述の図3(B)に示したようなV。 - I。特性を示す絶縁ゲイト型電界効果トランジスタは、しきい値電圧以下の電圧がゲイト電極に加わっている状態、すなわちまったくOFFの状態においてもドレイン電流が少しずつ流れてしまうスローリークの状態になってしまい、スイッチング素子としての性能、信頼性に問題が生じてしまう。

【0009】前記のようなドレイン耐圧すなわちソー ス、ドレイン間の絶縁性の低さに起因するパンチスルー 電流の問題を改善する方法としてライトドープドレイン (LDD)技術といわれる図4に示すような水素が添加 された半導体層であるオフセットゲート領域49を設け る方法がある。図4に示されるのは、石英基板41、多 結晶シリコン薄膜42、酸化珪素膜43、多結晶シリコ ン電極44、ソース領域45、ドレイン領域46、アル 三電極47、オフセットゲート領域49からなる絶縁ゲ イト型電界効果トランジスタである。このオフセットゲ 一ト領域というのは、この部分に電界が集中するのを緩 和するために設けられているものである。またこのオフ セットゲート領域と同じ所にソース、ドレインと同一の 導電型を付与する不純物をライトドープした領域を設け る方法がある。この方法も、チャネルとゲートまたはチ ャネルとソースの境界領域における電界集中を緩和する ための対策である。しかしながらこの方法では水素のチ ヤネル領域への拡散の問題、導電型を付与する不純物の ソース、ドレインからの拡散の問題を解決することはで きなかった.

[0010]

【発明が解決しようとする課題】本発明が解決しようとする問題点は、従来の絶縁ゲイト型電界効果トランジスの タにおけるドレイン領域からソース領域への電流の逆方向リークの問題、そしてドレイン耐圧の低さの問題である。

[0011]

【課題を解決使用とする手段】本発明は、絶縁ゲイト型電界効果トランジスタにおいて、ソース領域とゲート電極下の半導体膜との境界付近、ドレイン領域とゲート電極下の半導体膜との境界付近の少なくともどちらか一方に炭素、窒素、酸素の内少なくとも一種類の元素が添加された領域が設けられていることを特徴とする半導体装置である。

4

【0012】本発明における境界付近とは、異なる特性 (性質)を有する半導体(例えばⅠ型半導体とN型半導体 体、P型半導体とN型半導体)の接する部分(物理的接 合部)およびその接する部分の近傍、または異なる性異 を有する半導体が接して存在している場合における電気 的接合部分である。この電気的結合部分とはその場所を 通じて電気的相互作用が行なわれる電界が最も強い部分 あるいは、不純物濃度の違いあるいは不純物の種類の違 いにより生じる電子現象としての接合している部分を意 味するものである。

【0013】本発明の構成をとった絶縁ゲイト型電界効 果トランジスタは、例えば図1に示すガラス基板1、酸 化珪素下地膜38、ソース領域5、チャネル領域 7、ドレイン領域6、ゲート酸化膜である酸化珪素 、ゲイト電極4、絶縁物8、ソース電極91、ド レイン電極9 ` からなるNチャネル型のTFTであっ て、ソース領域5'とゲート電極下の半導体膜1'(こ の場合はチャネル形成領域)との境界111、ドレイン 領域と半導体膜で、との境界112を端としてそれぞれ ソース・ドレイン領域方向に沿って、炭素を添加した領 20 域イ'ロ'が設けられたものである。この例において は、チャネル下の半導体膜がチャネル形成領域となって いる。またこの例の作製法は、ゲート電極4をマスクと してN型の導電型を付与する不純物であるリンをイオン 打ち込み法で打ち込み、N型の導電型を有するソース 5'ドレイン6'領域を形成するものである。よってソ ース5<sup>1</sup>、ドレイン6<sup>1</sup> 領域は境界111、112まで 存在しており、炭素が添加された領域イ゛ロ゛はドレイ ン6、領域、ソース5、領域の中に設けられることにな

【0014】このような構成をとったNチャネル型のT FTのエネルギーバンド構造は、模式的には、図5に示 すような形になる。この場合においては、図1に示すソ ースとチャネル、ドレインとチャネルの境界である11 1.112からソース5、ドレイン6、領域にかけて 炭素が添加された領域イ ロ が設けられているので炭 秦が添加されたことによってバンドギャップの大きい部 分(図5の52)が、空乏層のソース、ドレイン側に設 けられることになる。以上なような構成をとった場合、 図5のドレイン領域51からチャネル領域53へ逆方向 40 に電流がリークしようとしても、炭素、窒素、酸素の内 少なくとも一種類の元素(この場合は炭素)が添加され た領域にはバンドギャップの山52があるので、例えば 54のキャリアはチャネル領域53の方へ行くことができ ない。よってこの場合ゲイトに負の電圧が加わったとし ても図2(B)に示すような逆方向リークをしてしまう ことがなく図2(A)に示すような理想的なゲイト電圧 (V。) ードレイン電流 (I。) の関係を得ることがで きる。また図 4 に示す炭素、窒素、酸素の内少なくとも 一種類の元素が添加された領域である52のバンドギャッ 50 得ることができた。

プの広さがポテンシャル障壁となり、ドレイン耐圧を高 くすることができる。この結果、従来はパンチスル一電 流のため電流が少しずずつスローリークしてしまうため 図3(B)のような特性になってしまうゲイト電流(I 。) とドレイン電圧 (V。) の関係を図3 (A) のよう な改善することができる。また本発明の構成をとった場 合、炭素、窒素、酸素がキャリア発生領域 (この場合は 境界111、112近傍)における不対結合手と結合 し、中和するので再結合中心密度が減少させることがで 10 き、デバイスとしての特性を高めることができる。バン ドギャップの山52の幅は図1における炭素が添加され た領域であるイ゛ロ゛の横方向(ソース、チャネル、ド レインを結ぶ戦に平行な方向)の厚さを変化さえること によってコントロールすることができ、さらにその山の 高さは、添加濃度を変化させることでコントロールする ことができる。このように、本発明は電界集中を緩和す るという前述のライトドープドレイン (LDD) 技術と は思想的に全く異なる技術思想のもとに達成せられるも のである.

20 【0015】ソース領域とゲート電極下の半導体領域、ドレイン領域とゲート電極下の半導体領域との間に炭素、窒素、酸素を添加することによって、ドレイン領域とチャネル領域との境界付近に形成されるソース、ドレイン、チャネル領域を構成する半導体よりエのよいに、例えば半導体として珪素を用いるのであれば、前記炭素、窒化珪素、酸光を添加することによって、炭化珪素、酸化珪素からなる領域となる。炭化珪素としてはSi, C, (0≤ X < 4)で表される構成、酸化珪素としてはSio, (0≤ X < 4)で表される構成、酸化珪素としてはSio, (0≤ X < 2)で表される機成を用いることができる。

【0016】また従来は、半導体として多結晶珪素等を 用いると、P型またはN型の導電型を与える不純物が結 晶粒界であるグレインパウンダリ(GB)を経由してチ ャネル領域にドリフトしてしまうので、高い導電離を得 ようとしてソース、ドレイン領域に一導電型を付与する 不純物を高濃度に添加すると、チャネル領域に前記不純 物がドリフトしてしまい安定した性能を有するデバイス を得ることができなかった。しかし本発明の構成をとっ た場合、炭素、窒素、酸素の添加された領域がプロッキ ング領域となるのでソース、ドレイン領域からチャネル 領域への一導電型を付与する不純物のドリフトが起こら ない。このためソース、ドレイン領域にNチャネル型な らリン等の5価の不純物をPチャネル型ならポロン等の 3 価の不純物を従来より高濃度で添加しても、熱アニー ル時における前記不純物の拡散を前記ブロッキング領域 に防止する事ができる。この結果、 $\sigma = 10^{\circ} \sim 10^{\circ}$ (Ωcm) の導電率を有するソース、ドレイン領域を

(4)

特開平5-21801

【0017】本発明の特徴は、従来の電界集中の緩和を 行なう考え方ではなく、この電界が集中する例えばチャ 。ネルとドレインの境界付近に、炭素、窒素、酸素の添加 されたバンドギャブの広い領域を設けることにより、こ の部分にキャリアのリークを防止するバンドギャップの 山を設けたことにある。また、炭素、窒素、酸素の添加 された領域を変えることで、このバンドギャップの山の 位置を変えることができるという特徴を有する。

【0018】本発明の構成を絶縁ゲイト型電界効果トラ ンジスタの各形式であるスタガー型、逆スタガー型、ブ 10 い、成膜速度は30人/分であった。 レナー型、逆プレナー型等に適用してソース、ドレイン 間の耐圧を向上させ、パンチスルー電流を防止すること ができることはいうまでもない。また半導体装置として は絶縁ゲイト型電界効果トランジスタに限定されるもの ではなく半導体装置における局部的電界集中に起因する 問題(例えばスローリークの問題)を解決する手段とし て本発明が応用できることはいうまでもない。

[0.019]

【実施例】〔実施例1〕本実施例の作製工程を図6に示 P チャネル型 T F T を相補型に設けた C / T F T を作る 場合を示す。また本明細書中において、本実施例1で用 いた図面説明に用いる符号は、本明細書中において共通 のものとする。

【0020】本実施例における相補型TFTとは、図7 のPチャネル形電界効果トランジスタ21とNチャネル 形電界効果トランジスタ11とで構成される相補形の半 導体装置(C/TFT)である。図7においては、この C/TFTを液晶表示装置の画案駆動素子として用いた 例である。図7において、表示部は2×2のマトリック 30 スを有し、周辺回路部は16、17で示している。この 表示部の1つのピクセル34はPTFTとNTFTとの ゲイトを互いに連結し、さらにY軸方向の線Vょ、22、 または ∨、、 22 に連結している。また C / T F T の 共通出力を液晶12の画素電極に連結している。PTF Tの入力(Vss側)をX軸方向の線V。。18. に連結 し、NTFTの入力(V<sub>s</sub>,側)をVss19に連結させて

【0021】するとV,,18、V,,12が"1"の時、 液晶電位10は°0°となり、またV。18が"1"、V 40 に12が"0"の時液晶電位(Vic)10は"1"とな る。即ち、VィィとVィィとは「逆相」となる。第4図にお いて示されているのは、インバータ型のC/TFTであ るが、NTFTとPTFTとを逆に配設すると、パッフ ァ型となりⅤ、、とⅤ、、とは「同相」とすることができ る。また周辺回路はかくの如き酸素等の不純物が添加さ れていない、また充分に少ない (10''cg''以下) TF T:特にC/TFTで作られ、それぞれのTFTの移動 度20~200cm<sup>:</sup> / Vsecとして高速動作をせし めた。

【0022】図7に示すC/TFTを作らんとした時の 製造工程を図6に基づき示す。図6において、ANガラ ス、パイレックスガラス等の約600℃の熱処理に耐え 得るガラス1上にマグネトロンRF(高周波)スパッタ 法を用いてプロッキング層(下地膜)38としての酸化 珪素膜を1000~3000人の厚さに作製した。

【0023】プロセス条件は酸素100%雰囲気、成膜 温度150℃、出力400~800W、圧力0.5pa とした。ターゲットに石英または単結晶シリコンを用

【0024】この上に、酸素、炭素または窒素の総量が 7×10''cm''好ましくは1×10''cm''以下しか 添加させていないシリコン膜をLPCVD (減圧気相) 法、スパッタ法またはプラズマCVD法により形成し た。減圧気相法で形成する場合、結晶化温度よりも10 0~200℃低い450~550℃、例えば530℃で H。)をCVD装置に供給して成膜した。反応炉内圧力 は30~300paとした。成膜速度は30~100人

す。本実施例では、ガラス基板にNチャネル型TFTと 20 / 分であった。NTFTとPTFTとのスレッシュホー ルド電圧(Vivi)を概略同一に制御するため、ホウ素を ジポランを用いて1×10''~5×10''cm'の濃度 として成膜中に添加してもよい。

【0025】スパッタ法で行う場合、スパッタ前の背圧 を1×10°pa以下とし、単結晶シリコンをターゲッ トとし、アルゴンに水素を50~80体積%に混入した 雰囲気で行った。例えばアルゴン20体積%、水素約8 0 体積%とした。成膜温度は150℃、周波数は13. 56MHz、スパッタ出力400~800Wとし、圧力 は0.5paであった。

【0026】プラズマCVD法により珪素膜を作製する 場合、温度は例えば300℃とし、モノシラン(SiH 。) またはジシラン (Si, H。) を反応性気体として。 用いた。これらをPCVD装置内に導入し、13、5 6. MHzの高周波電力を加えて成膜した。

【0027】この実施例では図6(A)に示す如く、第 1のフォトマスクロで所定の領域のみ、半導体膜2. 2 を残し他部を除去した。この上に酸化珪素膜3を下 地の酸化珪素膜38と同様な条件で500~2000A 例えば1000人の厚さに形成した。

【0028】本実施例においては、さらに一対の不純物 領域であるソースまたはドレインとなる領域は、酸素等 の不純物がきわめて少なく、結晶化はより強く進んだ。 またその一部は後工程においてソース、ドレインとなる 領域において0~5μmの横方向の深さにまでわたって 設けられている。即ち、理想的には0にすることにより 図5のバンドギャップの山52の幅をできるだけ狭くす ることが好ましいが、工程上の問題を考慮すると0を含 み5μm程度の範囲の間で横方向に渡って設けることが 50 好ましかった。

特開平5-21801

【0029】かくして、アモルファス状態の珪素膜を5 00~10000Å(1μm)、例えば2000Åの厚 さに作製の後、500~750℃の結晶成長を起こさな い程度の中温の温度にて12~70時間非酸化物雰囲気にて 加熱処理すなわち熱アニールした。例えば窒素または水 秦雰囲気にて600℃の温度で保持した。

7

【0030】この半導体膜の下側の基板表面は、アモル ファス構造の酸化珪素膜が形成されているため、この熱 処理で特定の核が存在せず、全体が均一に加熱アニール される。即ち、成膜時はアモルファス構造を有し、また 10 水素は単に混入しているのみである。このアニールによ り、チャネル形成領域の半導体膜はアモルファス構造か ら秩序性の高い状態に移り、その一部は結晶状態を呈す る。特にシリコンの成膜時に比較的秩序性の高い領域は 特に結晶化をして結晶状態となろうとする。しかし、こ れらの領域間に存在する珪素により互いの結合がなされ るため、珪素同志は互いにひっぱりあう。結晶としても レーザラマン分光により測定すると、単結晶の珪素(1) 11) 結晶方位のピーク522cm より低周波側にシ れる。その見掛け上の粒径は、半値巾から計算すると、 50~500~とマイクロクリスタルのようになってい るが、実際はこの結晶性の高い領域は多数あってクラス 夕構造を有し、その各クラス夕間は互いに珪素同志で結 合(アンカリング)がされたセミアモルファス構造の被 膜を形成させることができた。

【0031】例えばSIMS (二次イオン質量分析) 法 により深さ方向の分布測定を行った時、添加物(不純 物)として最低領域(表面または表面より離れた位置 (内部))において酸素が3×10''cm'、窒素4×1 30 0'cm'を得た。また水素は4×10'cm'であ り、珪素 4×10 cm として比較すると1原子%で あった。この結晶化は酸素濃度が例えば!.5×10°c m においては1000Aの膜厚で600℃ (48時 間)の熱処理で可能である。これを5×10 cm に すると腹厚を0.3~0.5 μmと厚くすれば600℃での アニールによる結晶化が可能であったが、0.1μmの厚 さでは650℃での熱処理が結晶化のためには必要であ った。即ちより膜厚を厚くする、より酸素等の不純物濃 度を減少させるほど、結晶化がしやすかった。結果とし て、この被膜は実質的にグレインパウンダリ ((GB) という)がないといってもよい状態を呈する。キャリア は各クラスタ間をアンカリングされた個所を通じ互いに 容易に移動し得るため、いわゆるGBの明確に存在する 多結晶珪素よりも高いキャリア移動度となる。即ちホー ル移動度 (μh) = 10~50cm<sup>2</sup> / Vsec、電子 移動度 (μe) = 15~100cm<sup>2</sup>/V secが得られ

【0032】他方、上記の如く中温でのアニールではな く、900~1200℃の高温アニールにより被膜を多 50

結晶化すると、核からの固相成長により被膜中の酸素等 の不純物の偏析がおきて、GBには酸素、炭素、窒素等 の不純物が多くなり、結晶中の移動度は大きいが、GB でのパリア(障壁)を作ってそこでのキャリアの移動を 阻害してしまう。そして結果としては5cm<sup>1</sup>/Vse c以下の移動度しか得られず、結晶粒界でのドレインリ ーク等による耐圧の低下がおきてしまうのが実情であっ

Ř

【0033】即ち、本発明の実施例ではかくの如く、結 晶性を有するセミアモルファスまたはセミクリスタル構 造を有するシリコン半導体を用いている。またゲイト酸 化膜3には弗素を少量添加して成膜してもよい。

【0034】この酸化珪素と下地の半導体膜との界面特 性を向上し、界面準位を除くため、紫外光を同時に加 え、オゾン酸化を行うとよかった。即ち、ブロッキング **層38を形成したと同じ条件のスパッタ法と光CVD法** との併用方法とすると、界面準位をさらに減少させるこ とができた。

【0035】さらにこの後、この上側にリンが1~5× フトした格子歪を有した(111)結晶ピークが観察さ 20 10゚゚cm゚゚の濃度に入ったシリコン膜またはこのシリ コン膜とその上にモリプデン (Mo)、タングステン (W), MoSi: またはWSi: との多層膜49を形 成した。この多層膜49は、本実施例のように700° 以下の温度でその作成工程が行なわれるのであれば、ア ルミ、またはアルミと他の金属化合物、あるいは一般の 金属化合物を用いてもよい。

> 【0036】この多層膜49上にフォトレジスト35を 設け、さらに第2のフォトマスク ②を用い、フォトレジ スト35を選択的に除去し、このレジスト35をマスク として図6(B)に示すように多層膜49の一部を除去 した。このレジスト35と多層膜49の一部が除去され た領域36,37,36'、37'に対し、C、Nまた はO、本実施例においてはOを1×10\*\*~5×10\*1 cm<sup>3</sup>の濃度になるようにフォトレジスト35と多層膜4 9をマスクとしてイオン注入法により添加し、この領域 を酸化珪素化すなわちSiO...(0≦X<2)でその組成 が表される領域とした。

【0037】これら不純物の温度はSIMSの測定によ ると膜の中央部で最も小さく、その厚さ方向の両端で最 も大きくなっていた。膜中央部でのこれらC、Nまたは 〇の如き不純物濃度は、1×10<sup>1</sup>cm<sup>1</sup>好ましくは8 ×10''cm '以上であることが望ましい。このイオン 注入に際して加えた電圧は30~50KeV例えば35 KeVとした。この結果、図6(B)の(イ)、

(ロ)、(イ')、(ロ')で示されるような酸素の添 加された領域が形成される。この領域の横方向の厚さは 0. 1~30μm好ましくは1~10μm例えば2μm とした。また厚さは、200Å~2μm好ましくは50 0~2000人本実施例においては1000人とした。

【0038】これを第3のフォトマスクのにてパターニ

(6)

特牌平5-21801

ングした。そしてPTFT用のゲイト電極4、NTFT 用のゲイト電極4'を形成し、図6(C)の形状を得 。た。本実施例においては、図6(B)その一部が除去さ れた多層膜44の一部をそのままゲート電極として用い た。よって酸素が添加された領域(イ). (ロ). (イ'), (ロ')の一方の境界部分61、62、6 1 62 は、ゲイト電極の両端62、63、62 、 63'と一致している。

【0039】本実施例においては、例えばチャネル長1 その上にモリプデンを0、3μmの厚さに形成した。 【0040】図6(D)において、フォトレジスト3

1' をフォトマスクのを用いて形成し、PTFT用のソ -ス5、ドレイン6となる領域に対し、ゲイト電極4を マスクとしてホウ素を1~2×10''cm'のドーズ量 としてイオン注入法により添加した。次に図1(E)の 如く、フォトレジスト31をフォトマスク⑤を用いて形 成した。そしてNTFT用のソース5'、ドレイン6' となる領域に対しやはりゲート電極4、をマスクとして した。これらはゲイト絶縁膜3を通じて行った。しかし 図6 (C) において、ゲイト電極4、4′をマスクとし てシリコン膜上の酸化珪素を除去し、その後、ゲイト電 極4、4゛をマスクとしてホウ素、リンを直接珪素膜中 にイオン注入してもよい。

【0041】本実施例の場合、ゲイト電極をマスクとし てホウ素、リン等のPまたはN型の導電型を付与する不 **純物をイオン注入し、PTFTまたはNTFTのソー** ス、ドレインを形成するので、図6(D)に示されてい るようにNTFTの場合、ソースとチャネルの境界は6 30 1、、ドレインとチャネルの境界は62、となり酸素が 添加された不純物領域(イ`)、 (ロ`) の一方の境界 部分と一致する。すなわち本実施例のおいて、酸素が添 加された不純物領域は、一導電型を付与する不純物が添 加された半導体であるソース、ドレイン領域の内部に存 在していることになる。 すなわち本実施例は、図1に示 す例と同様な構成である。

【0042】前記のゲート電極を作製した行程の後、フ ォトレジスト31を除去し、630℃にて10~50時 間再び加熱アニールを行った。そしてPTFTのソース 40 5, ドレイン 6, NTFTのソース 5', ドレイン 6' の不純物を活性化して P 、 N の領域として作製し た。またゲイト電極4、4'下にはチャネル形成領域 7.7 がセミアモルファス半導体として形成されてい る。一般に、ソース、ドレイン領域を活性化すること は、デバイスの電気的特性を高めるためには有効である が、活性化のための熱アニールを行なうとPまたはN型 の導電型を付与する不純物がチャネル形成領域に不必要 に拡散してしまうという問題が生ずる。しかし本発明の 構成をとることで、例えば本実施例の場合において、N 50 示す。かかる半導体を用いることにより、一般に不可能

`-lまたはI-N'界面またはその近傍に存在してい る炭素、窒素、酸素が添加された領域がブロッキング領 域となり、熱アニール時における不要な不純物の拡散を 防ぐことができる。この炭素、窒素、酸素が添加された 領域がブロッキング領域となるのは、炭素、窒素、酸素 が珪素と極めて強い結合をするからである。

10

【0043】酸素等の不純物の添加された領域(イ) (ロ) (イ') (ロ') は、図5の52に対応するパン ドギャップがチャネル領域やソース、ドレイン領域より  $0~\mu$ m、ゲイト電極としてリンドーブ珪素を $0.~2~\mu$ m、 10~ 広い領域である。またこの構成により、N~ - 1.~ P~- [の存在する面に結晶粒界が存在しにくく、結果とし てさらにドレイン耐圧を高くすることができる.

> 【0044】かくすると、セルフアライン方式でありな がらも、すべての工程において700℃以上に温度を加 えることがなくC/TFTを作ることができる。そのた め、基板材料として、石英等の高価な基板を用いなくて もよく、本発明の大画案の液晶表示装置にきわめて適し ているプロセスである.

【0045】本実施例において作製したNTFTのエネ リンを1×10''cm'の量、イオン注入法により添加 20 ルギーバンド図は、図5に示されるものと同様である。 これは本実施例が図1に示すNTFTと同様な構成であ ることを考えれば明らかである。この場合、図6のNT FTのN - Iまたは I - N の界面である 6 1 、 6 2 が図5の111、112に対応する。また本実施例 において作製したPTFTのエネルギーバンド図は、不 純物のドーピング量がNTFTとPTFTで全く同一で あり、チャネルがともに真性半導体であれば、フェルミ レベル(f,)に対して図5を対称に変換したものに概 略一致する。

> 【0046】本実施例において、熱アニールは図6 (A) (E) で2回行った。しかし図6(A) のアニー ルは求める特性により省略し、双方を図6(E)の熱ア ニールにより兼ねさせて製造時間の短縮を図ってもよ い。さらに図6 (F) において、層間絶縁物8を前記し たスパッタ法により酸化珪素膜の形成として行った。こ の酸化珪素膜の形成はLPCVD法、光CVD法を用い てもよい。例えば0.2~1.0μmの厚さに形成した。そ の後、図6 (F) に示す如く、フォトマスク®を用いて 電極用の窓32を形成した。さらにこれら全体にアルミ ニウムを0.5~1μmの厚さにスパッタ法により形成 し、リード9、9′およびコンタクト29、29′をフ ォトマスクのを用いて図6(G)の如く作製した。 【0047】かかるTFTの特性を略記する。PTFT

> については、移動度(μ) が26 (cm<sup>1</sup> / Vs)、ス レッシュホールド電圧が一4、3 V、ドレイン耐圧が一3 3 Vであった。またNTFTについては、移動度(μ) が 4 2 (c m<sup>:</sup> / V s)、スレッシュホールド電圧が+ 3.9 V、ドレイン耐圧が+37 Vであった。この特性 は、チャネル長10μm、チャネル巾30μmの場合を

(1)

特開平5-21801

1.1

とされていたTFTに大きな移動度を得ることができ、か つドレイン耐圧を大きなレベルで得た。そのため、初め て図7に示した液晶表示装置用のNTFTまたはC/T FTを構成させることができた。

【0048】この実施例は液晶表示装置の例であり、ま たこのC/TFTの出力を画素に連結させるためさらに 図6(G)において、ポリイミド等の有機樹脂34を形 成し、フォトマスクODにより再度の窓あけを行った。さ らに2つのTFTの出力端を液晶装置の一方の透明電極 に連結するため、スパッタ法によりITO(インジュー 10 ム・スズ酸化膜)を形成した。それをフォトマスク®に よりエッチングして、透明電極33を構成させた。この ITOは室温~150℃で成膜し、それを200~30 0℃の酸素または大気中のアニールにより成就した。

【0049】かくの如くにしてPTFT21とNTFT 11と透明導電膜の電極33とを同一ガラス基板1上に 作製した。

【0050】図8(A)に第7図に対応した実施例を示 す。 X線として V., 18、 V., 19、 V., 18、 V ′19′を形成した。なおY線としてVィィ22、 V:( 22を形成した。

【0051】図8の(A) は平面図であるが、そのA-A ■ の総断面図を図8(B) に示す。またB-B'の縦断 面図を図8(C)に示す。

【0052】PTFT21をX線V., 18とY線V., 2 2との交差部に設け、さらに V<sub>10</sub> 18と V<sub>4</sub>, 22'と の交差部にも他の画素用のPTFT21Aが同様に設け られている。NTFT11はV,,19とV,,22との交 差部に設けられている。 V., 18' とV., 22との交差 部の下側には、他の画楽用のPTFTが設けられてい 30 4、4~となる部分とその上のレジスト膜をマスクとし る。本実施例においてはこのようなC/TFTを用いた マトリクス構成を有せしめた。PTFTは、ソース5の 入力端のコンタクト32を介しX線V。。18に連結さ れ、ゲイト4は多層形成がなされたY線Vょ22に連結 されている。ドレイン6の出力端はコンタクト29を介 して画案の電極33に連結している。

【0053】他方、NTFT11はソース5 の入力端がコ ンタクト32 を介してX線V:119に連結され、ゲイ ト4'はY線V。22に、ドレイン6'の出力端はコン て2本のX線18、19に挟まれた間(内側)に、透明 導電膜よりなる画素33とC/TFTとにより1つのピ クセルを構成せしめた。かかる構造を左右、上下に繰り 返すことにより、 2 × 2 のマトリクスの1 つの例または それを拡大した640×640、1280×1280と いった大画素の液晶表示装置を作ることが可能となっ た.

【0054】図8(B)、(C)は図6(G)に番号が 対応している。ここでの顕著な特長は、1つの画案に下 FTが相補構成をして設けられていること、 画素 3 3 は 50 有する。

液晶電位 Vιε を有するが、それは、PTFTがオンであ りNTFTがオフか、またはPTFTがオフでありNT FTがオンか、のいずれのレベルに固定されることであ る。第8図において、それら透明導電膜上に配向膜、配 向処理を施し、さらにこの基板と他方の液晶の電極(図 7の23)を有する基板との間に一定の間隔をあけて公 知の方法により互いに配設をした、そしてその間に液晶 を注入または配線して完成させた。

【0055】液晶材料にTN液晶を用いるならば、その間 隔を約10μm程度とし、透明導電膜双方に配向膜をラ ピング処理して形成させる必要がある。また液晶材料に FLC(強誘電性)液晶を用いる場合は、動作電圧を土 20 Vとし、セルの間隔を1.5~3.5 μm例えば2.3 μ mとし、反対電極(図7の23)上にのみ配向膜を設け ラピング処理を施せばよい。分散型液晶またはポリマー 液晶を用いる場合には、配向膜は不用であり、スイッチ ング速度を大とするため、動作電圧は±10~±15V とし、セル間隔は1~10 mと薄くした。

【0056】特に分散型液晶を用いる場合には、偏光板 10 も不用のため、反射型としても、また透過型としても光 最を大きくすることができる。 そしてその液晶はスレッ シュホールドがないため、本発明のC/TFTに示す如 く、明確なスレッシュホールド電圧が規定されるC/T FT型とすることにより、大きなコントラストとクロス トーク(隣の画素との悪干渉)を除くことができた。

> 【0057】 [実施例2] 本実施例は、図9 (C) に示 す相補型のC/TFTを得る作製方法に関するものであ る。本実施例が、実施例1と異なるのは、実施例1が図 6 (B), (C) を見ると明らかなようにゲート電極 て不純物として酸素を半導体層 2.2°にイオン打ち込 みしているが、本実施例においては、図9(A)。

(B)に示すように先ずC、N、O等の不純物を半導体 層2,2'に対してレジスト膜をマスクとしてイオン打 ち込みを行い、C、N、O等の少なくとも一種類の元素 が1×10: \*~5×10: co \*の濃度になるようにイオ ン注入法により添加するものである。この方法による と、C、N、O等が添加された不純物領域(図5の52 に示すパンドギャップの広い領域に相当)をゲイト電極 タクト29 を介して画素33に連結している。かくし 40 の下に及ぶ範囲に設けることができるという特徴を有す る。以下本実施例の作製工程を説明する。

> 【0058】図9に本実施例の作製工程の一部を示す。 まず実施例1と同様な工程を経、その後フォトレジスト 91を設けフォトマスクを用いて図9(A)に示すよう にパターニングをした。このフォトレジスト91の除去 された部分によってC、N、Oの添加される不純物領域 が決まるのである。よってこの方法によれば、実施例1 におけるイオン打ち込み法では不可能な、ゲート電極下 にも前記不純物領域を設けることができるという特徴を

特開平5-21801

1.3

【0059】そしてこのフォトレジスト91をマスクと して炭素(C)、窒素(N)、または酸素(O)の内少 なくとも一種類の元素、本実施例においては炭素を実施 例1と同様にしてイオン打ち込み法によりドーピングし た。

【0060】この上に実施例1と同様にしてゲート酸化 膜となる酸化珪素膜3を酸素100%雰囲気中における スパッタリングによって1000人の厚さに設けた、さ らにこの後、この上側にリンが1~5×10<sup>1</sup>cm<sup>1</sup>の 濃度に入ったシリコン膜またはこのシリコン膜とその上 10 る図5のⅠ12、図10の92゚の近傍を比較した場 にモリブデン(Mo)、タングステン(W)、MoSi , またはWSi, との多層膜、またはアルミ、アルミと 他の金属化合物、金属化合物の多層膜を形成し、さらに 実施例1と同様にしてこの多層膜をパターニングするこ とによりゲート電極4、4°を設けてNTFTとPTF Tを得た。以下実施例1と全く同様な工程を経ることに よってC/TFTを得ることができた。

【0061】本実施例においては、ゲート電極を設ける 前に炭素元素を、1×10<sup>10</sup>~5×10<sup>11</sup>cm<sup>11</sup>イオン 打ち込み法によってドーピングした領域(イ)(ロ) (イ`) (ロ`) が設けられ、しかる後にゲート電極が 設けられるのでバンドギャップの山をつくるための不純 物である炭素が添加される領域がゲート電極の位置に制 限されることがない。実施例1のようにゲート電極をマ スクとして炭素、窒素酸素等の不純物をイオン打ち込み によって添加した場合、図6(D)を見れば明らかなよ うにゲート電極下に炭素、窒素酸素等の不純物の内少な くとも一種類の不純物が添加された半導体領域(図5の 52にで示されるバンドギャップの山に相当する部分) ト電極をマスクとして一導電型を付与する不純物を添加 するので、チャネル形成領域は図6(D)の7、7'で 示されるようにゲート電極4、4.の下にゲート電極と 同じ形で存在していたが、本実施例のような構成をとっ た場合、図9 (C) に示すようにソース領域5、5'か らチャネル形成領域7、7°にかけて炭素が添加された 珪素半導体の領域 (ロ)、 (イ・)を、ドレイン領域 6、6 からチャネル形成領域7、7 にかけて炭素が 添加された珪素半導体の領域(イ)、 (ロ`) を設ける ことができる。この場合、炭素が添加されている領域ソ 40 ース領域5、5'とチャネル形成領域7、7'との境界 は91、91'となり、ドレイン領域6、6'とチャネ ル形成領域4、4、との境界は92、92、となる。よ って、これらソース、ドレイン領域とチャネル形成領域 の境界は炭素が添加された珪素半導体領域中に存在する ことになる.

【0062】本実施例の構成をとった場合におけるNT FTの模式的なエネルギーバンド図を図10に示す。図 10に示したエネルギーバンド図に示すように本実施例 の作製工程によてNTFTを作製した場合、炭素、窒

素、酸素を添加することのよって得られるエネルギーバ ンドギャップの山101の位置を図るに示す実施例1に おける作製方法で作製したNTFTのエネルギーバンド ギャップの山101の位置よりもチャネル形成領域53 に近い部分に設けることができる。しかも、実施例1の 場合と同じバンドギャップを有する山を設けた場合にお いても、その設けられる位置が違うと、ポテンシャル障 壁としてのパンドギャップの山の高さを相対的に変える ことができる。例えば、チャネルとドレインの境界であ 合、炭素、窒素、酸素を添加することによて、形成され るバンドギャップ大きさが同じであるのにもかかわら ず、キャリア、電子にとってのポテンシャル障壁として の高さは違うことがわかる。

【0063】さらに本実施例の作製工程において、ゲー ト電極の位置部分に下に炭素、窒素、酸素の少なくとも 一種類が添加された領域を作ることにより図11に示す ようなNTFT、PTFTからなるC/TFTを作製す ることができる。このC/TFTは炭素が1×10゚゚~ 20 5×10<sup>11</sup>cm が添加された領域である(イ)(ロ)

(イ') (ロ') の位置が実施例3で作製した図9 (D) のC/TFTとは異なっているだけである。図1 1を見るとソース5、5 とチャネル形成領域7、7 との境界である91、92、91、92、を一方の端 としてチャネル形成領域内に炭素の添加された不純物領 域すなわちバンドギャップの山を作るための不純物領域 が設けられていることがわかる。

【0064】図11に示すようなNTFTのエネルギー バンド図を図12に示す。この図を見ればわかるように を作ることができなかった。実施例1においては、ゲー 30 炭素が添加された不純物領域をチャネル形成領域内に設 けたので、エネルギーパンドギャップの山101が図5 (実施例1に対応)や図10(実施例2に対応)の場合 に比較して、ソースとチャネルの境界91゜とドレイン とチャネルの境界92.よりチャネル形成領域側に設け られていることがわかる。この場合も炭素が添加された 領域のバンドギャップの大きさは、同じであっても、そ の位置が違う場合、ポテンシャル障壁としてのパンドギ ャップの山の高さは、電子、キャリア(正孔)にとって 異なることがわかる。

> 【0065】さらに炭素、窒素、酸素の内少なくとも一 種類の元素が添加された領域の不純物濃度、横方向の 幅、活性化の度合いなどにより前記バンドギャップの山 の幅、高さをコントロールすることができる。

[0066] (実施例3) 本実施例は、図13に示すよ うに実施例2において作製したTFTにおいて、C. N、Oが添加された領域が半導体層の表面付近に存在す る場合である。この構成であってもソース、ドレイン問 の耐圧を高くすることができる。もちろんこの不純物が 基板近くに達していてもよいのであるが、本実施例の構 50 成をとり、C.N.Oの不純物をイオン打ち込み法でド 15

ーピングする場合、実施例1や2の場合に比較してイオンのエネルギーを小さくでき、ドーピングをしたくない、不要な部分へのイオンの侵入をふせぐことができる。なお図面の符号は図1と同一であるりまた、本明細書中に示される絶縁ゲイト型電界効果トランジスタはPチャネル型あるいはNチャネル型のいずれであってもよいことはいうまでもない。

【0067】本実施例の作製法は、C、N、Oのイオン注入に際しての加える電圧が40KeV以下例えば25KeVである点以外は実施例2と同様である。また実施 10例1と同様な構成をとってもよいことはいうまでもない

【0068】 (実施例4) 本実施例は、NチャネルまたはPチャネル型の絶縁ゲイト型電界効果トランジスタにおいて、ドレイン領域とゲート電極下の半導体領域との境界付近に炭素が添加された領域が設けられていることを特徴とする半導体装置であって、図14にその構成を示す。本実施例の構成をとることによって、簡単な構成ながら絶縁耐圧をたかめるこができた。また図面の符号は実施例2におけるものと同じである。

【0069】本実施例の作製法は、実施例2の作製法にしたがった。よって、チャネルとドレインの境界92 を含む形で炭素が添加されている領域がチャネルからドレインにかけて設けられている。

【0070】本発明の思想によれば、図15に示すように逆スタガー型の電界効果トランジスタにおいて、125で示される部分に本発明の構成であるC、N、Oの不純物を実施例1と同様にして、イオン打ち込み等で添加することにより本発明の構成と同等の効果を得ることができる。

【0071】また、図16に示すようにプレナー型の絶縁ゲイト型電界効果トランジスタに本発明の構成を応用することができる。この場合、チャネルとソース、ドレインの間に炭化物、窒化物、酸化物の薄膜を10~500人の厚さ、可能ならでるだけ薄く均一に設けることによって、本発明の効果を得ることができる。この場合、従来のプレナー型の絶縁ゲイト型電界効果トランジスタの作製工程に前記炭化物、窒化物、酸化物、またはその複合薄膜を設けるだけでよいという作製上の特徴を有する。

【0072】図15、図16における上記本発明の他の応用例において、121はガラス基板、122は下地酸化珪素膜、123はゲート酸化膜である酸化珪素膜、124は非単結晶珪素半導体膜、125はC、N、Oの少なくともいずれかが添加された領域、126はドレイン領域、127はソース領域、128はゲート電極、129はC、N、Oの少なくともいずれかからなる薄膜、あるいは少なくともいずれかが添加された薄膜であり、1

30は層間絶縁物、131はアルミ電極であり、Sはソース電極、Gはゲート電極、Dはドレイン電極を示す。本実施例における薄膜129はPCVD法によって設けたが他の方法、例えばLPCVD法、スパッタ法、光CVD方等を用いてもよい。

1.6

【0073】本発明においては、半導体として非単結晶 珪素を用いたが、他の半導体、例えば単結晶ゲルマニウム、ガリウムヒソ、その他化合物半導体を用いてもよい ことはいうまでもない。

[0074]

【発明の効果】本発明の構成である炭素、窒素、酸素の添加された領域を設けることによってソース、ドレイン間の逆方向リークの問題、そしてソース、ドレイン間の耐圧の低さに起因するしきい値電圧以下の状態において生じるスローリークの問題を解決することができた。

【図面の簡単な説明】

【図1】本発明の一例を示したものである。

【図2】本発明の構成によって得られるゲート電圧とドレイン電流の関係、並びに従来の構成におけるゲート電 20 圧とドレイン電流の関係を示したものである。

【図3】本発明の構成によって得られるドレイン電圧と ドレイン電流の関係、並びに従来の構成におけるドレイ ン電圧とドレイン電流の関係を示したものである。

【図4】従来の例を示す

【図5】 本発明の構成における模式的なエネルギーバン ド図の概略を示す

【図6】本発明の実施例の作製工程を示す。

【図7】本発明の実施例の構成を示す。

【図8】本発明の実施例の構成を示す。

30 【図9】本発明の裏施例の作製工程を示す。

【図10】本発明の実施例におけるNTFTの模式的なエネルギーバンド図を示す。

【図11】本発明の実施例の構成を示す。

【図12】本発明の実施例におけるNTFTの模式的なエネルギーパンド図を示す。

【図13】本発明の実施例の構成を示す。

【図14】本発明の実施例の構成を示す。

【図15】本発明の構成の他の応用例を示す。

【図16】本発明の構成の他の応用例を示す。

40 【符号の説明】

4、4'・・・ゲイト電極

5、5'・・・ソース

7、7・・・ゲート電極下の半導体膜

6、6、・・・ドレイン

イ、ロ、イ<sup>・</sup>、ロ<sup>・・・</sup> 炭素、酸素または窒素が添加された領域

111・・・ソースとチャネルの境界


112・・・ドレインとチャネルの境界


[図2]

(10)


特開平5-21801


[図1]







(川) 特開平5-21801







(12)











[図12]




. (14)

特開平5-21801

(図15)



[図16]



【手統補正書】

【提出日】平成4年7月16日

【手統補正1】


【補正対象書類名】図面

【補正対象項目名】全図


【補正方法】変更

【補正内容】


(図1)




[図4]




(15)






(16)





(図10) [図12]




FROM S. E., L. CO. . LTD. 2F NO1

(17)









(18)

特開平5-21801

(2) 1 6 )



[2] 17]



#### 【手統補正2】

【補正対象番類名】明細書

【補正対象項目名】図面の簡単な説明

【補正方法】変更

【補正内容】

【図面の簡単な説明】

【図1】 本発明の一例を示したものである。

【図2】 本発明の構成によって得られるゲート電圧と ドレイン電流の関係、並びに従来の構成におけるゲート 電圧とドレイン電流の関係を示したものである。

【図3】 本発明の構成によって得られるドレイン電圧 とドレイン電流の関係、並びに従来の構成におけるドレ イン電圧とドレイン電流の関係を示したものである。

【図4】 従来の例を示す。

【図 5】 本発明の構成における模式的なエネルギーバンド図の概略を示す。

【図6】 本発明の実施例の作製工程を示す。

【図7】 本発明の実施例の作製工程を示す。

【図8】 本発明の実施例の構成を示す。

【図9】 本発明の実施例の構成を示す。

【図10】 本発明の実施例の作製工程を示す。

【図11】 本発明の実施例におけるNTFTの模式的なエネルギーバンド図を示す。

【図12】 本発明の実施例の構成を示す。

【図13】 本発明の実施例におけるNTFTの模式的なエネルギーバンド図を示す。

【図14】 本発明の実施例の構成を示す。

【図15】 本発明の実施例の構成を示す。

【図16】 本発明の構成の他の応用例を示す。

【図17】 本発明の構成の他の応用例を示す。

【符号の説明】

4、4\*・・・ゲイト電極

5、5'・・・ソース

7、7'・・・ゲート電極下の半導体膜

6、6、・・・ドレイン

イ、ロ、イ'、ロ'・・・炭楽、酸素または窒素が添加 された領域

111・・・ソースとチャネルの境界

112・・・ドレインとチャネルの境界